Informatik - Wiki

Grundsätzlicher Aufbau eines PCs

Im einfachsten Fall ist ein PC aus den folgenden Komponenten zusammengesetzt:

  • CPU (Prozessorbaugruppe)
  • Arbeitsspeicher
  • Ausgabegerät

Ein PC arbeitet nach dem EVA-Prinzip (Eingabe - Verarbeitung - Ausgabe).

Eingabe Verarbeitung Ausgabe
  • Tastatur
  • Maus
  • Touchpad
  • Scanner
  • Joystick
  • Barcode-Leser
  • Microfon
  • CPU
  • Chipsatz
  • Grafikkarte
  • Soundkarte
  • Monitor
  • Drucker
  • Lautsprecher

Um miteinander arbeiten zu können sind die verschiedenen Baugruppen eines PCs über elektrische Leitungen miteinander verbunden. Diese bezeichnet man als so genannte Bussysteme.

Unter einem Bussystem (kurz: Bus) versteht man ein Bündel elektrischer Leitungen, an dem mehrere Baugruppen parallel angeschlossen sind.

Mainboard, Chipsatz, Prozessor

1 - Mainboard

Der Hauptbestandteil eines PCs ist die Hauptplatine, auch Motherboard oder Mainboard genannt.

Das Mainboard ist der Träger der wichtigsten elektronischen Komponenten eines PCs.

1.1 - Formfaktor

Mainboards unterliegen in ihrer Grösse und ihrem Aufbau einer Normung, um den Einbau in entsprechende Gehäuse zu ermöglichen.

Die Normung von Mainboards wird als Formfaktor bezeichnet.

Am weitesten verbreitet ist der sogenannte ATX-Formfaktor (Advanced Technology Extended). Dieser hat den älteren BAT-Formfaktor (Baby Advanced Technology) abgelöst.

BAT13" * 8,6"
ATX12" * 9,6" (ca. 305mm * 244mm)
MicroATX11,2" * 8,2"
BTX325mm * 267mm
MicroBTX264mm * 267mm
PicoBTX203mm * 267mm

2 - Prozessor (CPU)

Der (Haupt-)Prozessor stellt das Kernstück eines PCs dar und ist die zentrale Verarbeitungseinheit des Rechners.

2.1 - Transistor

Ein Transistor ist ein grundlegendes elektronisches Bauelement zum Schalten und Verstärken von elektrischen Signalen.

Im Prozessor verwendet man Transistoren um elektrische Ströme ein- und auszuschalten. Diese geschalteten Ströme stellen binäre Signale dar, auf dessen Verarbeitung die gesamte Digitaltechnik beruht. Je mehr Tranistoren auf einem Prozessor verbaut sind, desto höher ist seine Leistungsfähigkeit.

2.2 - Funktionsblöcke

Die verschiedenen Aufgabenbereiche eines Prozessors lassen sich mithilfe einzelner typische Funktionsblöcke darstellen.

IDUInstruction Decode Unit
Befehlsdecoder
"übersetzt" die eingehenden Befehle eines Programmes in sogenannten Mikrocode und übergibt sie der EXU.
EXUExecution Unit
Ausführungseinheit
führt die im Mikrocode vorliegenden Befehle aus.
COLControl Logic
Kontrolleinheit
Steuert den Ablauf der Mikroprogramme.
Internal ROMInternal Read Only Memory
Interner Speicher
beinhaltet die Mikroprogramme des Prozessors.
BILBus Interface Logic
Bussteuereinheit
steuert und überwacht den internen Bus.
BIUBus Interface Unit
Busschnittstelle
Schnittstelle zwischen 'Back Side Bus' und 'Front Side Bus'.
ALUArithmetic Logic Unit
Arithmetisch logische Einheit
führt arithmetische und logische Rechenoperationen aus.
FPUFloating Point Unit
Fliesskomma-Rechner (Co-Prozessor)
führt Berechnungen mit Fliesskommazahlen aus.
REGRegister
Register-Speicher
spezieller Speicher für Zwischenergebnisse
DCData Cache
Cache-Speicher
Schneller Zwischenspeicher für Daten
CCCode Cache
Cache-Speicher
Schneller Zwischenspeicher für Befehle

2.3 - Front Side Bus / Back Side Bus

Das Bussystem zwischen Prozessor und Chipsatz wird als Front Side Bus bezeichnet, das Bussystem im Inneren des Prozessors hingegen als Back Side Bus.

Bussysteme

Unter einem Bussystem (kurz: Bus) versteht man ein Bündel elektrischer Leitungen, an dem mehrere Baugruppen parallel angeschlossen sind.

1 - Paralleler Bus

Ein paralleler Bus liegt vor, wenn eine Gruppe zusammengehörender Bits gleichzeitig über mehrere separate Leitungen übertragen werden können.

ein paralleler Bus besteht in der Regel aus drei gruppen von Leitungen, über die unterschiedliche Arten von Daten übertragen werden.

Aktuelle Beispiele für parallele Bustypen sind:
FSB (Prozessor Front Side Bus), Memory Bus, PCI Bus

1.1 - Datenbus

Über diese Leitung(en) werden die eigentlichen Daten übertragen. Die Daten können umso schneller übertragen werden, je mehr Leitungen verwendet werden.

In der Regel werden je nach vorhandenem Prozessor 8, 16, 32, 64 oder 128 Datenleitungen verbunden. Bei einer Datenbusbreite von 8 Bit (1 Byte) können gleicheitig 8 binäre Zustände (bzw. Informationen) übertragen werden.

Die Datenbusbreite (bei einem parallelen Bus) gibt an, wieviele Leitungen gleichzeitig zum Übertragen von Daten genutzt werden können.
Die Datenübertragungsrate wird in KByte/s, MByte/s oder GByte/s angegeben.

1.2 - Adressbus

Die Adressierung der Daten im Speicher wird über den Adressbus geregelt. Die Anzahl der adressierbaren Speicherplätze ist abhängig von der Anzahl der Adressleitungen.

Die Formel zur Berechnung der maximalen Speicherplätze ist:
n = 2 hoch A
Die Anzahl der benötigten Leitungen für eine bestimmte Adressbusbreitelässt sich folgendermassen berechnen:
A = log(n) / log(2)

n = Anzahl der adressierbaren Speicherplätze (jeweils 8 Bit)
A = Anzahl der Adressleitungen (Adressbusbreite)

1.3 - Steuerbus

Der Steuerbus wird vom Prozessor dazu verwendet, den einzelnen Baugruppen mitzuteilen, ob er von Ihr Daten empfangen oder zu Ihr senden will.

Mögliche Befehle des Steuerbusses:

MEMRMemory Readwill Daten aus dem Speicher lesen
MEMWMemory Writewill Daten in den Speicher schreiben
IORIn Out Readwill Daten von einer Baugruppe lesen
IOWIn Out Writewill Daten an eine Baugruppe senden

2 - Serieller Bus

Ein serieller Bus (oder auch Link) liegt vor, wenn eine Gruppe zusammengehörender Bits nacheinander über eine Leitung übertragen werden.
Die Datenübertragungsrate wird in KBit/s, MBit/s oder GBit/s angegeben.

Ein Link besteht entweder aus zwei Leitungen (Adern), über welche die Daten in beide Richtungen überragen werden (unidirektional), oder aus 4 Leitungen, über die die Daten richtungsgetrennt übertragen werden. (bidirektional, voll-duplex)

Zur Erhöhung der Datenübertragungsrate lassen sich mehrere Links zusammenschliessen. Über diese können dann gleichzeitig, aber taktunabhängig Daten übertragen werden. Der Vorteil hierbei ist, dass es auch bei hohen Taktraten nicht zu Problemen durch unterschiedliche Signallaufzeiten kommen kann, wie es bei seriellen Bussen der Fall sein kann.

Aktuelle Beispiele für serielle Bustypen sind:
USB, Firewire

3 - PCI Bus

Der PCI Bus (Peripheral Component Interconnect Bus) wurde im Jahr 1992 von der Firma Intel entwickelt und in Verbindung mit dem Pentium Prozessor vermarktet.

Er ist ein CPU unabhängiges paralleles Bussystem, bei dem Daten- und Adressinformationen zeitlich nacheinander auf den gleichen Leitungen übertragen werden (Zeit-Multiplexer-Verfahren). Der PCI Bus ist über die South- und Northbridge an die CPU angebunden. Dabei sorgen Diese für eine Anpassung der Taktraten und setzen Lese- und Schreibanforderungen der CPU für den PCI Bus um. Durch diese Entkopplung kann der Prozessor unabhängig Berechnungen ausführen, während gleichzeitig z.B. Daten von einer Erweiterungskarte zum Speicher übertragen werden.

Andere Bussysteme können bei PCI entweder über den Chipsatz oder externe Bridges angekoppelt werden.

An einen PCI Bus können bis zu 10 Geräte (devices) angeschlossen werden, wobei allerdings zu beachten ist, das eine eingesteckte Erweiterungskarte als 2 devices gewertet wird. (Karte + Slot = 2 devices) Ursache hierfür ist die maximale Kapazitive Belastung von 100 pF. Somit beträgt die maximale Anzahl Slots an einem PCI Bus 4. Dies kann jedoch mithilfe von PCI-to-PCI-Bridges erhöht werden.

Aktuell existieren 4 Versionen des PCI Bus:
PCI 1.0, PCI 2.0, PCI 2.3 und PCI-x 2.0

4 - PCIe Bus

Anders als z.B. bei PCI, bei dem sämtliche Komponenten an ein Übertragungsmedium angeschlossen sind und sich die zur Verfügung stehenden Übertragungsbandbreite teilen müssen, stellt bei PCIe (PCI Express) ein im Chipsatz integrierter Switch jeweils bedarfsorientiert separate Verbindungen zu den einzelnen PCIe devices her. Diese Point-To-Point Verbindungen werden Lanes (PCIe x1) genannt.
Sie bestehen aus je zwei Leitungen (Adern) für die Empfangs- und die Senderichtung. Daten werden seriell zu den Endgeräten übertragen.

Ein PCIe Chipsatz stellt in der Regel mehrere Anschlüsse (PCIe Ports) für Erweiterungskarten bereit.

Das Schaubild (oben) zeigt eine PCIe Architektur mit je einer Lane pro device. Zur Erhöhung der Übertragungskapazität können bis zu 32 Lanes zu einem sogenannten Link gebündelt werden. 1, 2, 4, 8, 12, 16 oder 32 Lanes sind möglich. Die Anzahl der Lanes pro Link wird angezeigt durch die Ziffer am Ende der Kennzeichnung. (PCIe x1, PCIe x16, PCIe x32)

PCIe existiert aktuell in den Versionen 1.0 und 2.0. Mit Version 1.0 lassen sich gemäss der Spezifikationen bei 1.25 GHz 2.5 Gbit/s (ca. 250 MByte/s) Daten pro Lane übertragen. Unter Version 2.0 lässt sich die Datenrate sogar noch auf etwa 500 MByte/s verdoppeln.

Der PCIe x 16 Anschluss (PCI 1.0) für eine PCIe Grafikkarte z.B. ermöglicht also eine Datenübertragungsrate von bis zu 4 GByte/s.

Die maximale Datenrate wird allerdings nur selten erreicht, da auch noch Steuer- und Protokolldaten übertragen werden müssen.

Unter der Skalierbarkeit der Übertragungskapazität versteht man die bedarfsorientierte Zuordnung von Datentransferraten ohne aufwendige Änderung der Hardwarekonfiguration.

5 - USB

Der Universal Serial Bus wurde im Jahr 1994 von einem Konsortium aus Compaq, Hewlett-Packard, IBM, Microsoft, NEC und einigen weiteren Firmen entwickelt. Es handelt sich dabei um einen sogenannten freien Standard, das heisst die Spezifikationen sind frei verfügbar und somit die Herstellung und Vermarktung von USB Produkten ohne Lizenzgebühren anwendbar.

USB ist ein serieller digitaler Bus zum Anschluss externer Geräte.

Die Topologie von USB lässt sich in Form einer Pyramide darstellen. An der Spitze befindet sich dabei der USB-Host. Nach unten hin sind die einzelnen Ebenen über Hubs verbunden. Die Anschlüsse an diesen Hubs werden Ports genannt. Ein PC der als USB-Host fungiert, wird auch als Root-Hub bezeichnet.

USB arbeitet mit einer 7-Bit Adressierung, es ist also möglich bis zu 127 Geräte anzuschliessen.

USB ist aktuell in Version 1.0 (bzw 1.1) und 2.0 verfügbar. Sie unterscheiden sich in der jeweils unterstützten Datenrate. In Version 1.0 (1.1) werden 1.5 Mb/s (Low Speed Modus), sowie 12 Mb/s (Full Speed Modus) unterstützt. In der Version 2.0 sind Übertragungsraten von bis zu 480 Mb/s möglich. (High Speed Modus) In Version 3 sollen sogar bis zu 5 Gb/s erreicht werden.

6 - USB-OTG

USB-OTG (On-The-Go) stellt eine Erweiterung des USB 2.0 Standards dar. Er wurde entwickelt, um Geräte ohne zwischengeschalteten PC miteinander zu verbinden.

Jedes OTG-Gerät besitzt selbst die Fähigkeit begrenzt die Rolle eines Hosts zu übernehmen. Werden 2 OTG-Geräte miteinander verbunden, so übernimmt immer automatisch eines der beiden Geräte die Rolle des Hosts.

7 - Firewire

Firewire geht auf ein serielles Bussystem zurück das in den 80er Jahren von der Firma Apple entwickelt wurde. Im Jahr 1995 wurde es von einem Zusammenschluss verschiedner Firmen der Audio-/Videoindustrie modifiziert und im primären Firewire Standard IEEE 394-1995 (Institute of Electrical and Electronics Engineers) festgehalten.

Aktuell existieren dieser Standard (Firewire 1, IEEE 1394a) und der neuere Firewire 2 Standard (IEEE 1394b). Er ist ebenso wie USB ein freier Standard.

In der Firewire Topologie verfügt jedes Gerät über je einen Eingang und einen Ausgang und wird als Node bezeichnet. Insgesamt dürfen maximal 16 Hops zwischen zwei beliebigen Nodes liegen. Die Anzahl der möglichen Hops wird durch die endliche Signallaufzeit begrenzt. Die Leitungslänge zwischen 2 Nodes kann aufgrund der physikalischen Eigenschaften der Leitung maximal 4.5 m betragen.

Firewire verwendet eine 6-Bit Adressierung, somit können also bis zu 63 Geräte angeschlossen werden.

Einige Nodes spielen eine Sonderrolle:

Root NodeImmer ein Gerät übernimmt die Rolle des Bus-Managers.
Dieses wird als Root-Node bezeichnet.
Branch NodeGerät, an dem sich ein Strang aufteilt.
Leaf NodeGerät, am Ende eines Stranges

Der Vorteil dieser Architektur ist, das kein Host-PC erforderlich ist. Jedes angeschlossene Gerät (bzw. jede Node) kann die Rolle des Bus-Managers übernehmen. Im Gegensatz zu USB sind so echte Peer-to-Peer Verbindungen zwischen 2 Geräten möglich.

8 - ISA / EISA Bus

Im Jahr 1984 entwickelte die Firma IBM den ISA Bus. (Industry Standard Architecture Bus) Dieser ist ein paralleler Bustyp. Ursprünglich hatte er einen 8-Bit Datenbus, einen 20-Bit Adressbus, einen Bustakt von 4.77 MHz und war für dein Einsatz in XT-PCs konzipiert.

Später wurde er für den AT-Standard auf einen 16-Bit Datenbus, einen 24-Bit Adressbus und einen Bustakt von 8 MHz erweitert.

Beim EISA Bus (Extended Industry Standard Architecture Bus) handelt es sich um eine Erweiterung des ISA Busses. Er hat einen 32 Bit Datenbus, einen 24 Bit Adressbus, läuft mit Bustaktfrequenzen zwischen 8 MHz und 8.33 MHz und ist für den Einsatz in 386 und 486 PCs konzipiert.

top